AMD Spartan™ UltraScale+ ™ アーキテクチャ: FIFO メモリ リソース

2025.2


AMD
together we advance_

目標

このモジュールを修了すると、次のことができるようになります。

目的 01

AMD Spartan™ UltraScale+ ™ デバイスの内蔵 FIFO 機能について説明する




© 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

FIFO モード トップレベル ビュー

- 専用のブロック RAM ロジックを活用可能 - 追加の CLB リソースは不要
- FIFO ごとに必要なブロック RAM リソースは 1 つだけです
- コモンクロック(同期)と独立クロック(非同期)の両方の動作をサポート
- FIFO 構成:
  - 18 年目 Kb ブロック RAM: 4Kx4、2Kx9、1Kx18、512x36
  - 36 年目 Kb ブロック RAM: 8Kx4、4Kx9、2Kx18、1Kx36、512x72
- 統合エラー訂正 (ECC) 機能を搭載



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

Spartan UltraScale+ デバイス FIFO の新機能

- 非対称読み取り/書き込みポート
- カスケード接続が可能
- ECC 出力用の追加のパイプライン ステージ
- 新機能のため、以前のアーキテクチャとの下位互換性がない

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


同期および非同期 FIFO

同期モード

読み取りと書き込みは同じクロックに同期します

CLOCK_DOMAINS = 共通

フラグのデアサーションは直ちに発生します



非同期モード

読み取り操作とフラグは RDCLK と同期しています

書き込み操作とフラグは WRCLK に同期します

CLOCK_DOMAINS = 独立

フラグのデアサーションには数クロック サイクルかかる場合があります

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

FIFO のリセット

- FIFO への RST 入力は WRCLK と同期します。
  - RST がアサートされた後のクロックで、FIFO は WRRSTBUSY をアサートします
  - Reset は RDCLK ドメインに伝搬し、FIFO は RDRSTBUSY をアサートします
  - RST が削除されると、WRRSTBUSY は一定数のクロック後にアサート解除され、その後に RDRSTBUSY が続きます
- RDRSTBUSY がアサートされたときに FIFO から読み取ると、RDERR が発生します
- WRRSTBUSY がアサートされたときに FIFO に書き込むと、WRERR がアサートされます

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

フラグ

FULL	ALMOST_FULL	EMPTY	ALMOST_EMPTY
FULL:FIFOに書き込みデータ用のスペースが存在しません • FIFO の最後の単語を配置する WRCLK エッジの後の時計でアサートされます	ALMOST_FULL または PROGFULL: FIFO に残っているスペースの量が PROG_FULL_THRESH 以下です • 上記の条件となる次の WRCLK エッジでアサートされる	EMPTY: 現在 FIFO にデータがありません • FIFO から最後の単語を読み取る RDCLK の後の時計でアサートされます	ALMOST_EMPTY または PROGEMPTY: FIFO 内のデータのワード数が PROG_EMPTY_THRESH 以下です • 上記の条件となるエッジの後の次の RDCLK エッジでアサートされます

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ファーストワード　フォールスルー (FWFT) モード


通常モードでは、データの最初のワードをFIFOからアクティブに読み取る必要があります
- EMPTY がディアサートされている場合、最初のワードにアクセスするには RDEN をアサートする必要があります

最初のワード フォールスルー (FWFT) では、データが FIFO にプッシュされるとすぐに読み取りポートに表示されます
- RDEN 信号は DOUT 上のデータの受け入れを通知します


モードはFIRST_WORD_FALL_THROUGH属性によって制御されます

FWFT は、同期 FIFO と非同期 FIFO の両方で使用できます

Standard Mode




First Word Fall Through



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

深度拡張のためのカスケード FIFO

- FIFO は専用のカスケード接続を使用できます
- 追加のロジック リソースは不要
- 直列または並列で行うことができます
- 専用のルーティングとハードウェア ロジックにより、このモードが容易になります
- カスケード接続はハンドシェイクフラグを自動的に管理します
- カスケード内の最下位 FIFO にプッシュされたデータは、最も高いものから読み取られます
- 1つの列に最大 12個の FIFO



© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

FIFO の追加機能

FIFO レジスタ出力 (REGISTER_MODE) を次のように構成できます。

- **UNREGISTERED:** レジスタは使用されません
- **REGISTERED:** FIFOは、FIFOの深さを1つ増やすようにレジスタを制御します
- **DO_PIPELINED:** 出力レジスタが使用されますが、REGCE入力を介してユーザー制御下にあります

RDCOUNT と WRCOUNT は次のように構成できます。

- **RAW_PNTR:** 読み出し/書き込みポインタ値 (ブロック RAM 内のアドレス)
  - RDCOUNT は RDCLK に同期、WRCOUNT は WRCLK に同期
- **SYNC_PNTR:** 反対側のクロックドメインに同期された読み取り/書き込みポインタ値
  - RDCOUNT は WRCLK に同期、WRCOUNT は RDCLK に同期
- **SIMPLE_DATACOUNT:** FIFO の要素の数 (RDPTR – WRPTR)
  - RDCLK に同期
- **EXTENDED_DATACOUNT:** 出力ステージ要素を含む FIFO の要素の数
  - RDCLK に同期

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q FPGA デザインに FIFO を実装するためにブロック RAM を使用するメリットは何ですか?

- ブロック RAM は、FIFO 実装時に CLB ロジックと比較してリソース使用量が少なくなっています
- ブロック RAM により、実行時に FIFO サイズを動的に再構成可能
- ブロック RAM により、FIFO 動作のための複数のクロックドメインのシームレスな統合が可能
- ブロック RAM により、読み取りと書き込みの操作間でクロック同期が不要になります

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

知識を応用する

Q ファーストワード フォールスルー (FWFT) FIFO の動作を正確に説明している記述は次のうちどれですか。

- ○ 読み取りイネーブルがアサートされる前に、データは出力バスに配置されます
- ○ データは、読み取りの有効化がアサートされた後にのみFIFOから読み取られます
- ○ EMPTY フラグは、最初の単語が読み取れるようになる前にデアサートされます
- ○ 最初の出力値は、読み取りイネーブルがアサートされた直後に出力バスから消えます

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ FPGA には、多数の専用ブロック RAM、FIFO、および DSP リソースが搭載されています

02 FIFO リソースは、ブロック RAM ストレージを使用して、同期または真のクロック クロッシング FIFO を実装できます

© 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 Advanced Micro Devices, Inc.All rights reserved.AMD、AMD Arrow ロゴ、Spartan、UltraScale+、およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© 2026 Advanced Micro Devices, Inc.


AMD